Francesco Conti ha conseguito il dottorato in Ingegneria Elettronica, delle Telecomunicazioni e Tecnologie dell'Informazione nel 2016 presso il Dipartimento di Ingegneria dell'Energia Elettrica e dell'Informazione "Guglielmo Marconi" (DEI) dell'Università di Bologna, sotto la supervisione del Prof. Luca Benini. Da settembre 2025 è Professore Associato presso il DEI, dopo cinque anni come Professore Assistente (in tenure track dal 2022). Dal 2016 al 2020 è stato ricercatore post-dottorato presso l'Integrated Systems Laboratory (IIS) dell'ETH Zürich, Svizzera, nel gruppo Digital Systems guidato dal Prof. Luca Benini, con cui ha poi mantenuto una collaborazione come consulente esterno fino al 2025. È stato inoltre consulente per GreenWaves Technologies (2020–2024) e, dal 2026, per la Fondazione Chips-IT.
La ricerca del Prof. Conti si concentra sull'esecuzione di algoritmi avanzati di AI percettiva e generativa su SoC eterogenei ricchi di acceleratori, affrontata congiuntamente dal punto di vista hardware (progettazione di nuovi SoC accelerati e di unità di calcolo neurale) e software (sviluppo di strumenti di deployment). È uno dei membri più senior del team della piattaforma open-source PULP, distribuito tra ETH Zürich e Università di Bologna, e ne coordina le attività di accelerazione hardware. Nei ruoli di progettista RTL, architetto di sistema e front-end developer ha partecipato al tape-out di oltre 15 prototipi di SoC funzionanti (tra cui Vega, Marsellus e Siracusa, presentati a ISSCC e su JSSC) e, in collaborazione con GreenWaves Technologies, di due SoC commerciali, per i quali ha progettato gli acceleratori neurali HWCE e NE16.
È responsabile scientifico per l'Università di Bologna di diversi progetti europei e internazionali, e supervisiona o co-supervisiona 18 dottorandi tra Bologna e Zurigo.
Il Prof. Conti è IEEE Senior Member e compare nella Top 2% Scientists List di Stanford/Elsevier nel 2024 e nel 2025 nella categoria Computer Hardware & Architecture (1° percentile). È membro dei comitati di programma tecnico di ISSCC ed ESSERC e Associate Editor di IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. Il suo lavoro ha ricevuto numerosi riconoscimenti, tra cui il Technology Transfer Award HiPEAC 2018, il Darlington Award IEEE CAS 2020 e Best Paper Award a CODES+ISSS 2018, ISVLSI 2023 e IEEE JETCAS 2026. È autore di pubblicazioni che hanno raccolto oltre 3.400 citazioni (h-index 31, Scopus).